2.1.3　系统级封装在其他高性能处理芯片中的应用

封装集成技术可以克服工艺不兼容带来的困难，以较低的成本和较短的市场周期满足未来高性能计算规模大、带宽大的需求，并在一定程度上解决现有计算架构，即冯·诺依曼架构中存在的“存储墙”问题，应用于一些高端CPU、网络芯片中，提供更强性能的同时，拥有更低的功耗和更小的尺寸。

如图2-4所示，Intel Stratix 10 FPGA产品中应用了埋入式多芯片桥连（Embedded Multi-die Interconnect Bridge，EMIB）的3D系统级封装集成技术。利用这种技术可以将现场可编程逻辑门控制器（Field Programmable Gate Array，FPGA）芯片与内存芯片集成在一起，实现低功耗、高效率的数据传输，大大提升运算性能。

图2-4　Intel Stratix 10 FPGA产品示意图

类似AMD的GPU产品，许多高性能处理器也使用了以硅转接板互连的2.5D集成方式，其中以CoWoS技术为代表，利用该技术可实现SoC与HBM的2.5D集成，如图2-5所示。这种集成突破了冯•诺依曼结构的瓶颈，实现了大带宽的传输，为高性能计算提供了新的解决方案。

图2-5　台积电CoWoS技术实现SoC与HBM的2.5D集成

除此之外，网络芯片（Network Processer，NP）的需求也成了3D封装集成技术的重要驱动力量。通信网络芯片带宽需求大，对性能和功耗的要求都很严格，并且相应系统设计复杂、IP复杂，市场周期短，因此能实现高性能处理、低成本、短周期的多芯片集成技术在该领域有广阔的应用前景。目前，很多智能手机芯片已经采用了堆叠内存、异质集成等3D封装技术，适用于高端处理器的2.5D封装也在高端网络芯片中有广阔的应用前景。